基于DSP的人脸识别系统设计摘要：介绍了以DSP为核心的实时人脸识别系统设计。通过对视频制式组成的充分学习，设计了包括图像采集编码、CPLD控制存储器存取切换系统，以及图像编码输出在内的硬件平台。在软件设计过程中，分别设计了自动
EDA技术主要是指面向专用集成电路设计的计算机技术，与传统的专用集成电路设计技术相比，其特点有：①设计全程，包括电路系统描述、硬件设计、仿真测试、综合、调试、软件设计，直至硬件系统都由计算机完成；②设计技术直接面向用户，即专用集成电路的被动使用都有同时也可能是专用集成电路的主动设计者；③专用集成电路的实现有了更多的途径，即除传统的ASIC器件外，还能通过FPGA、CPLD、ispPAC、FPSC等可编程器件来实现，本文主要就后者，简要介绍EDA技术及其应用最新近的一些发展。
由于在电子系统设计领域中的明显优势，基于大规模可编程器件解决方案的EDA技术及其应用在近年中有了巨大的发展，将电子设计技术再次推向又一崭新的历史阶段。这些新的发展大致包括这样6个方面：①新器件；②新工具软件；③嵌入式系统设计；④DSP系统设计；⑤计算机处理器设计；⑥与ASIC市场的竞争技术。以下将分别予以说明。
1、新器件
由于市场产品的需求和市场竞争的促进，成熟的EDA工具所能支持的，同时标志着最新EDA工具所能支持的，同电感器生产时标志着最新EDA技术发展成果的新器件不断涌现，其特点主要表现为：
（1）大规模。逻辑规模已达数百万门，近10万逻辑宏单元，可以将一个复杂的电路系统，包括诸如一个至多个嵌入式系统处理器、各类通信接口、控制模块和DSP模块等装入一个芯片中，即能满足所谓的SOPC设计。典型的器件有Altera的Stratix系列、Excalibue系列；Xilinx的Virtex-II Pro系列、Spartan-3系列（该系列达到了90nm工艺技术）。
（2）低功耗。尽管一般的FPGA和CPLD在功能和规模上都能很好地满足绝大多数的系统设计要求，但对于有低功耗要法语的便携式产品来说，通常都难于满足要求，但由Lattice公司最新推出的ispMACH4000z系列CPLD达到了前所未有的低功耗性能，静态功耗20微安，以至于被称为0功耗器件，而其它性能，如速度、规模、接口特性等仍然保持了很好的指标。
（3）模拟可编程。各种应用EDA工具软件设计、isp方式编程下载的模拟可编程及模数混合可编程器件不断出现。最具代表性的器件是Lattice的ispPAC系列器件，其中包括常规模拟可编程器件ispPAC10；精密高阶低通滤波器设计专用器件ispPAC80；模数混合通用在系统可编程器件ispPAC20；在系统可编程电子系统电源管理器件ispPAC-POWER等等。
（4）含多种专用端口和附加功能模块的FPGA。例如Lattice的ORT、ORSO系列器件，含sysHSI SERDES技术的FPGA具有通信速度高达3.7Gbps的SERDES背板收发器，其中内嵌8b/10b编解码器，以及超过40万门的FPGA可编程逻辑资源；Altera的Stratix、Cyclone、APEX等系列器件，除内嵌大量ESB（嵌入式系统块）外，还含有嵌入的锁相环模块（用于时钟发生和管理）、嵌入式微处理器核等。此外，Stratix系列器件还嵌有丰富的DSP模块。
2、新工具软件
为了适应更大规模FPGA的开发，包括片上系统的DSP的开发，除了第三方EDA公司不断更新的通用EDA工具外，主要PLD供应商也相继推出，并适时升级其EDA开发工具。
如Lattice公司从早期的Synario，升级到后来的ispEXPERT System、ispDesignEXPERT System、ispLEVER，直到现在的ispLEVER Advanced System通用EDA工具，可用于开发Lattice所有的FPGA、FPSC、CPLD和GDX器件。
Xilinx推出的最新设计环境是ISE6.1I，其中增加了许多新的功能，如支持嵌入式系统的Linux开发，支持混合硬件描述语言综合设计流程、强化排错功能、Chip Scope Pro实时调试器等等。此外还升级了用于软核嵌入式系统调试的工具Embedded Developmen Kit和基于FPGA的DSP开发环境System Generator for DSP。
同样，Altera也推出了适用于不同设计对象的EDA开发环境。其中QuartusⅡ 3.0是一综合设计环境，被称为SOPC（可编程单片系统）升级环境，它承接了原来MaxplusⅡ的全部设计功能和器件对象外还增加了许多新功能和新的FPGA器件系列，包括一些适用于SOPC开发的大规模器件。
相对于上述EDA工具，QuartusⅡ含有许多更具特色和更强的实用功能，大电流电感大致有以下几点：
（1）QuartusⅡ与MATLAB/Simulink和Altera的DSP Builder，以及第三方的综合器和仿真器相结合，用于开发DSP硬件系统；
（2）QuartusⅡ与SOPC Builder结合用于开发Nios嵌入式系统；
（3）QuartusⅡ含实时调试工具、嵌入式逻辑分析式Signal TapⅡ。
随着逻辑设计复杂性的不断增加，在计算机上以软件方式的仿真测试变得更加耗费时间，而不断需要重复进行的硬件系统的测试同样变得更为困难。为了解决这些问题，设计者可以将一种高效的硬件实时测试手段和传统的系统测试方法相结合来完成。这就是嵌入式逻辑分析仪Signa电感器种类l TapⅡ的使用。它可以随设计文件一并下载于目标芯片中，用以捕捉目标芯片内设计者感兴趣的信号节点处的信号，而又不影响原硬件系统的正常工作。可以通过两种方式来使用Signal TapⅡ，一种是直接使用QuartusⅡ3.0中的Signal TapⅡ；另一种方式是通过MATLAB的Simulink和DSP Builder来使用Signal TapⅡ。DSP Builder中包含有Signal TapⅡ模块，设计者可以使用此模块设置用于信号探察的事件触发器，电感器生产厂家配置存储器，并能显示波形。这可以使用Node模块来选择有待监测的信号。使用Signal 一体成型电感器TapⅡ后，当触发器运行后，通常要占用部分内部RAM，因为在实际监测中，将测得的样本信号暂存于目标器件中的嵌入式RAM（如ESB）中，然后通过器件的JTAG端口和Byte BlasterⅡ下载线将采得的信息传出，送于PC机进行分析。PC机中送达的数据是以文本文件的方式存储的，并可在Simulink图上显示波形；