涂磁胶型贴片功率电感的优势涂磁胶功率电感的优势 相对敞开式功率电感屏蔽功率电感比敞开式的电感增加了磁罩;在生产电感应用较为广泛的是磁性材料;由于磁材属于有限资源;原材料的价格上涨幅度相当的快;设计开发部研发出一种成本较低且封
功率电感去耦电容就像是靠近需求点的能量存储器一样。通过在器件附近的电源和地之间添加去耦电容,可在快速突发周期内来提供独立于电源的能量,功率电感器制作通过足够的储量保证所需要的电压对于一个给定的电流 I,纹波电压或电压降可以用公式(1)表述:
(1)
(2)
插件电感生产公式(2)说明了吸取电流导致的贴片电感器制造商电压降V。正如大多数的CMOS电路,IC只有在晶体管开关时才会汲取电流。这意味着当IC开关时就汲取电流,会产生一个电压降而造成电源分布系统的电源纹波噪声。进一步看,随着处理器速度的增加,纹波噪声也会由于更多的逻辑状态吸收电流而相应的大量增加。
随着电路系统时钟频率的增加,很多情况就不能按照理想的电容器来考虑了。一个实际的电容不论是陶瓷电容还是电解电容,都可以被简化成一个串联RLC的模型。一个电容模型包括自身的电容C,还包括了等效的串联电感 ESL 和等效串联电阻ESR这两个重要的参数。这个串联模型的阻抗幅值是:
(3)
等效串联电阻和等效串联电感都是实际电容的寄生参数。
电容的谐振频率为:
(4)
在这一谐振频率上,电容可达到最小的阻抗。去耦就是利用电容在一定的频率范围内,特别是在谐振频率附近,电容能够对外呈现一个较低的阻抗(尽管可能是容性或者感性),为该频率范围内的噪声在电源和地之间提供一个阻抗的通路,从而确保IC电源的稳定。
现在让我们定性的查看一下数字电源分布系统的ESL的效应。
(5)
(6)
公式(5)说明了电流I的变化会造成电源分布系统电压V的下降。在大多数的CMOS电路中,IC在晶体管开关的时候汲取电流,这就意味着当IC开关,电流上就有一个变化,这就导致电源分布系统中的纹波。正如前所证明的,PDS中的纹波会造成系统的错误。要减少高频下的这些错误,就要尽可能的使用最低ESL的去耦电容。从公式(6)可以很明显地看出来,ESL的减少会带来电压V的减小,即是纹波电压的减小。
对于ESR来说也是同样的,如果要更有效的对一个电源分布系统去耦,使用一个ESR尽可能小的电容会更有效果。为了便于说明,我们将实际的寄生电阻ESR写到公式(2)中:
(7)
这就意味着不管电容怎样增大,ESR都会产生电压降。在实际应用中,我们必须增加电容值并减小ESR以尽可能的减小电源分布系统的纹波噪声。同时,公式(2)和(7)表述了在高频的情况下,大电容不会对减少电压降有太大的作用。反而,公式(6)表明减小感抗比较增大电容有更明显的效果。