基于FPGA的LVDS接口应用摘要 介绍了LVDS技术的原理,对LVDS接口在高速数据传输系统中的应用做了简要的分析,着重介绍了基于FPGA的LVDS_TX模块的应用,并通过其在DAC系统中的应用实验进一步说明了LVDS接口的优点
1. 临界连续特征
Boost功率开关零电流导通,功率电感电流线性上升。当峰值电流达到跟踪的参考电流(正弦波)时开关关断,电感电流线性下降。当电感电流下降到零时,开关再次导通。如果完全跟踪正弦波,根据电磁感应定律有
或
其中:Ui、Ii为输入电压和电流有效值。在一定输入电压和输入功率时,Ton是常数。当输出功率和电感一定时,导通时间Ton与输入电压Ui的平方成反比。
2. 确定输出电压
电感的导通伏秒插件电感公司应当等于截止时伏秒:
则
开关周期为
可见,输出电压Uo一定大于输入电压Uip,如果输出电压电感厂家接近输入电压,在输入电压峰值附近截止时间远大于导通时间,开关周期很长,即频率很低。
如果首先决定最低输入电压(Uimin)对应的导通时间为TonL,最高输入电压(Uimax)的导通时间为
根据式(11)和(12)可以得到开关周期(频率)与不同电压比的关系。
例如,假定导通时间为10μs,1.414Uimin/ Uo=0.65,如果输入电压在±20%范围变化,最低输入电压为220×0.8,输出电压为Uo =1.414×220×0.8/0.65=383V。周期为10/0.35=28.57μs,频率为35kHz。在15°时,周期为12μs,相当于开关频率为83kHz。在最高输入电压时,由式(12)得到最高电压导通时间Tonh=(0.8/1.2)2×TonL=4.444μs,在峰值时的开关周期为T=Tonh/(1-1.414×1.2×220/383)=176μs,相当于开关频率为5.66kHz。
如果我们。输出电压提高到410V,最低输入电压时开关周期为25.45μs,开关频率为39.3kHz。15°时为11.864μs,开关周期为84.5kHz。输入最高电压峰值时,周期为49.2μs,开关模压电感器工厂频率为20.3kHz。频率变化范围大为减少。即使在输入电压过零处,截止时间趋近零,开关频率约为100kHz。最高频率约为最低频率只有5倍。而在383V输出电压时,却为18倍。
通过以上计算可以看到,提高输出电压,开关频率变化范围小,有利于输出滤波。但是功率管和整流二极管要更高的电压定额,导通损耗和开关损耗增加。因此,220V±20%交流输入,一般选择输出电压为410V左右。110V±20%交流输入,输出电压选择210V。
3. 最大峰值电流
最大输入电流
电感中最大峰值电流是峰值电流的1倍