高性能处理器的负载点电源设计 处理器的发展随着集成度不断提高,以及特征尺寸不断缩小,处理器内核电压也开始降至 1V 以下,同时其电流消耗也随着工作速度的提高而上升。工艺技术的改进必须与负载点电源设计技术的发展要求同步。适用于二十
intevac是商用和军用市场光学产品的前沿开发商。本文介绍该公司nightvista嵌入式电子系统的开发,该产品是高性能超低亮电感生产度紧凑型摄像机。该摄像机最初采用了流行的数字信号处理器、几个assp和外部存储器件。系统对性能的需求越来越高,工程师团队决定试验一种替代方案——在可编程逻辑中实现可配置软核处理器。这一决定带来了以下好处:
- 达到了目标所要求的性能
- 在单个fpga中集成了分立的元件和数字信号处理(dsp" target="_blank">dsp)功能
- 功耗降低了近80%
- 将五块元件板缩减到一块,显著降低了成本
- 电感器工作原理缩短了开发时间
图1 intevac nightvista摄像机中cy工字电感器clone系列fpga功能框图
dsp基于处理器的实现方法
nightvista电子系统的部分功能包括:
- 摄像机上电测试和初始化
- 视频传感校准和表征
- 图像增强管理的自动增益控制
- 图形、文本和水印屏显示功能
- 实时自适应对比度调整
- gamma校正、视频停帧捕获,并存储至闪存
- 实时时钟
- 用户定义的可编程预置配置
- 通过rs-232与主机pc进行通信
- 摄像机功能和参数远程更新,摄像机至主机pc视频数据传送
intevac开发nightvista电子产品的最初方法是采用数字信号处理器。除了处理器之外,还需要其他几个主要部件,包括ntsc视频编码器、一个rs-232接口、多个锁相环(pll)、实现各种逻辑功能的cpld,以及几个存储器(fifo、sdram和闪存)。此外,这些部件需要四个不同的工作电压(需要四个电源稳压器和不同的pcb板层),四个独立的时钟系统,以及各自的振荡器和电源去耦电路。总体上,这些部件占用了五块pcb,每一块电路板大约两平方英寸,堆叠在该摄像机两英寸见方的外壳中。
硬件开发了几个月之后,大家清楚的认识到该解决方案难以达到intevac为nightvista设定的性能目标,重量和功耗令人难以接受。而且,由于高密度堆叠的pcb功耗很大,带来了明显的热管理问题。intevac决定中断基于数字信号处理器的设计,转而采用基于fpga的混合逻辑和软核微处理器方案。intevac并没有使用集成微处理器可编程逻辑的经验,但是一个使用altera演示板的评估方案很有吸引力,其最新的低成本fpga能够将一个完整的32位risc处理器和存储器模块、pll以及大量的逻辑资源集成到一起,实现专用视频信号处理功能。在fpga中集成pll可以解决与电路板级多时钟系统相关的大量问题。
工程师团队考虑了多种因素,包括:
- 多种fpga系列的性能和特性
- 提供知识产权(ip)内核
- 多个供应商的器件集成技术和业务能力
- 提供成熟的硬件和软件开发工具
- 供应商支持资源的可靠性
分析了以上因素后,公司决定购买在altera cyclone fpga中实现altera nios处理器的解决方案。fpga的功能如图1所示。
设计转换
插件电感决定使用altera的解决方案后,intevac必须确定现有的dsp软件在多大程度上能够导入到nios处理器中。公司已经投入了18个月的差模电感人工付出进行前面的数字信号处理器软件开发,团队现在面临的问题是将图像数据通过处理器传送至输出,并没有进行视频处理。fpga摄像机中的nios处理器具有不同的特性,只能通过rs-232串行通信协议与主机pc和视频传感器进行通信。幸运的是,nios处理器的软件开发直观明了,通过使用nios开发板,intevac在几个小时之内便建立了处理器和主机pc之间的通信。
新的fpga电路板在一个月内完成,在这段时期内,intevac继续采用nios处理器开发板编写、调试软件代码。intevac最初计划采用数字信号处理器的实时操作系统(rtos)来管理复杂的视频处理算法时序。由于nios处理器并不包括现成的rtos,软件小组并不能确定是否能够达到所有的时序要求。与硬件小组讨论后,软件小组很快发现nios处理器的配置功能可以很好的控制信号时序,一般只需要对fpga设计稍做改动便能够达到目标时序要求。同一fpga环境下硬件和固件处理具有高度集成特性,能够迅速简单的实现最佳控制和视频处理任务。