贴片功率电感：安森美将在广州展展 应用于高能效电子产品的首要高性能硅方案供应商安森美半导体(ONSemiconductor，美国纳斯达克上市代号：ONNN)将于6月9日至12日在中国广州举办的广州国际照明展览会上展示公司宽广阵容的L
屁话少说，切入正题。
真实的产品并没有一个严格意义上的地。
功率线路和控制，测量电路在电路逻辑上是共地的，但在实际上产品上却未必真正同电位。
功率电路的大电流，电网浪涌（通过电容耦合进来）等都可能在控制电路上叠加一个大的干扰电压。
这个电压可导致大LVCOMS，甚至LVTTL的误动作。
对于采用DSP和FPGA来实现的数字电源，共地可能需要仔细设计。
共地有多严重？
比如一个0805的焊盘，通过十字形花键和敷地连接，电阻可以有几个毫欧。
电路板从一侧到另外一侧的敷地电阻也未必很小。
对于一个设计不合理的电路，如果地电阻是100毫欧，10安的瞬间异常电流，可以产生1V的叠加电压。
足够破环系统逻辑。
就算这个叠加的偏差没有导致逻辑误动作，10A作用在1毫欧的电阻上产生的电压有10毫伏，如果这个干扰会耦合到闭环测控回路，则会无端给你的输出电压增加几十毫伏的纹波或噪声，在实际中甚至更严重。
下图是两个共地焊盘的电阻，焊盘间是敷地，间距5.4mm左右。
测量的电阻为1.17毫欧。
下图是两个焊盘间一段8米尔的铜箔，长约13mm，测量的电阻为42毫欧
从上面测量出来的结果来看，共地设计不合理导致产品稳定性不够是很明显的事实。
在产品设计检查的时候，需要确认：
1.控制和测量回路是否有大电流叠加，比如负载，电网耦合等；
2.电路板的验收。
电路板铜箔的厚度和宽度都会影响电阻值。
4米尔的线对很多厂家都会有20%以上的偏差，厚度偏差也很严重；
4.铜箔的纯度。
纯铜自然好，但电路板厂家都有降低成本的动机。
为什么没人回呢