功率电感:正确的布局和元件选择是 其它拓扑 其它类型的开关转换器具有与降压转换器类似的问题。以升压型转换器(图3)为例,此种类型转换器的基本结构类似于降压型转换器,只不过输入和输出易位。这样,出现于降压转换器输入端的问题也会出现在升
摘要:介绍了数字音频广播(DAB)信道编码的原理和关键技术,并应用单片FLEX10K100系列FPGA实现DAB信道编码器。
关键词:数字音频广播(DAB) 信道编码 FPGA
1 数字音频广播(DAB)发射系统及信道编码器
电感器命名 DAB是继调幅和调频广播之后的第三代广播体系。与模拟广播相比它不仅可以提
DAB的发射系统主要包括处于节目提供商位置的信源编码器,处于广播台演室位置的复接器和处于发射机内部的COFDM(编码正交频分复用)编码调制器。其中COFDM可分为信道编码、OFDM调和数字上变频。本文主要讨论使用FLEX10K系列FPGA来实现信道编码的功能。
DAB的信道编码部分主要包括能量扩散、卷积编码和删除、时间交织等,输入为来自复接器的ETI(业务群传输接口Ensemble Transport Interface)帧,输出为DAB传输帧。能量扩散的作用是通过对二进制序列的随机化处理使频谱扩散,减少连'0'和连'1'的出现,以保护接收端比特按时恢复。对于信号的传输来说,由于卷积编程引入了大量的冗余比特,因此DAB的信道编码采用删除型的卷积编码。DAB发射机使用时间交织技术来纠正发突发笥的块差错。它按照既定的规则打乱数据排列顺序,使得信道中成块的错误分散在不同帧中,再结合卷积编码的点纠错能力,可以使按收机能够纠正移动传输中经常出现的块差错。
2 FLEX10K系列特点
FLEX10K系列是ALTERA公司生产的一种嵌入式可编程逻辑器件(PLD-Programmable Logic D一体电感器EVICE)。FLEX(可更改逻辑单元阵列)采用可重构的CMOS SRAM单元,其结构集成了实现通用多功能门阵列所需的全部特征。FLEX10K系列器件容量可达25万门,能够高速度、高性能地将整个数字系统集成于单个器件中。FLEX10K系列的高密度和易于在设计中实现复杂宠函数与存储器,使其可以适应系统设计的要求。
FLEX10K器件可通过ALTERA的MAX PLUS II系统来开发,它具有强大的功能,支持原理图、硬件描述语言(VHDL,AHDL,verilogHDL)等多种输入方式。用FPGA来实现DAB信道编码器,大大简化了系统结构。而且VHDL描述语言的使用缩短了开发时间,增强了系统的可读性,便一体电感器于后续产品的升级。如果想改变软件设计,只要修改程序、重新编译、下载即可,十分方便。即使要改变硬件设计,也可通过重新分配FPGA管理实现,不需大规模改变原有的硬件。从信道编码器的功能特点看,大部分是比特操作。如果使用DSP或单睡机,每个指令周期只能处理一个字节中的一比特,效率相当低。而FPGA可以对多个比特同时并行操作,大大提高了算是效率。由于FPGA的最高工作频率在100MHZ以上,所以可以通过提高FPGA的工作频率来提高其算是数据的速度。
本设计中所用的FLEX10K100A FPGA是FLEX10K系列中的一种,它的等效门数为10万门,内建24K字节RAM,可用的I/O管脚达到289个,核心电压3.3V,支持5V输入输出。设计中采用原理图和VHDL语言混合输入的方法。
3 用FPGA实现信道编码功能
DAB信道编码技术包括ETI解复接、能量扩散、卷积编码和删除和时间交织。其中ETI解得复接和系统控制由一片DSP ADSP2181来实现,核心部分能量扩散、卷积编码删除时间交织全部由一片FLEX10K100A实现。一个ETI帧中主要包括帧头信息(本帧及帧内各子通道的相关信息)和主业务流数据MST(包括音频数据码流和快速数据通道FIC)。图1是信道编码的硬件实现示意图。来自复接器的码流(ETI)经E1接口板,解出ETI帧,存入输入双口RAM缓冲区。在每帧(24ms)开始时,控制器2181从输入缓冲区读入ETI帧并根据帧头信息计算得一组控制矢量,并将其写回到输入缓冲区,然后启动FPGA。FPGA首先读入控制矢量,然后根据其描述读入ETI帧中MST域的各子通道数据进行能量扩散、卷积编码和删除、时间交织的处理电感器生产,结果输出到输出缓冲区给OFDM调制器。其中SRAM交织缓冲区是用来存放用于交织的16帧数据的。