功率电感:如何抑制开关电源的干扰 21.2电容性耦贴片电感器厂家合 电容性耦合也称为电耦合,由于两个电路之生的尖峰电压是一种有较大幅度的窄脉冲,其频间存在寄生电容,使一个电路的电荷通过寄生电容影响到另一条支路。2.1.3电感性耦合电
现在的可编程门阵列(FPGA)已经被证明是这种平台的理想选择,因为它们提供了快速改变市场需求的灵活性。FPGA的电源需求通常很复杂,因为FPGA有多达三种供电要求,为了实现可靠的系统性能,必须对这些要求排序。
内核电压 内核电压轨通常设定成VCCINT,为FPGA逻辑供电。要求的电流从几百毫安到几十安培,具体大小取决于时钟频率和所用的门数。因为该负载是呈高电感厂家度容性,内核电压电流要求可能在开始的时候很高。FPGA内核对瞬态响应的要求很严格,内核电源电压必须缓慢增加并且常常要求在固定的时间长度内上升到稳定的电压。例如,Xilinx公司的Virtex-4必须让VCCINT电源在0.2ms和50ms之间上电。 I/O电压 I/O电压(VCCIO)通常要求的电压轨是3.3V、2.5V、1.8V或1.5V。I/O标准可以由FPGA中的I/O模块独立设置,因此差模电感一个FPGA就有可能存在一电感生产个以上的I/O电压。I/O电流要求取决于所用的I/O数量和时钟速度。通常,I/O电流要求低,范围在几百毫安到3A。 辅助电压 辅助电压(VCCAUX)要求电源具有高电源抑制比(PSRR),因为电源直接与数字时钟管理(DCM)相连。如果电源噪声被容许耦合到DCM,将可能影响到系统的性能。 虽然I/O和辅助电压不需要按照特别的顺序上电,但是,FPGA制造商常常要指定内核和I/O的上电顺序或跟踪该顺序。不指定上电顺序或不跟踪上电顺序所面临的后果是常常会对系统中的器件造成不可挽回的破坏。FPGA、PLD、DSP和微处理器通常在内核与I/O电源之间放置二极管作为ESD保护元件。如果电源违反了跟踪要求并超过了保护二极管的正向偏置,那么该器件就可能被损坏。 解决方案 为说明FPGA供电要求的复杂性,以在固定时间段对VCCINT上电的要求为例。为了保证由上下限控制的2ms到50ms之间的上电时间,要实现如图1所示的电路。


元件选择 超级电容C8选用100F,耐压为2.7V,也可选择容量更大的,对应遥控待机时间可以更长。DC/DC变换器IC2选用BL8530,输出电压为5.5V,这是一种开关型升压稳压芯片,效率可达8...
1 前言DM642 (TMS320DM642)型处理器是TI最新推出的面向多媒体处理领域的数字信号处理器(DSP).给多媒体设备的实现提供了另一种有效的手段。 DM642建立在C64x DSP核基础...
我用lt8302配合变压器及后端DC/DC设计了一个电源方案,变压器主要是隔离功能,所以变压器的输出的地和输入的地完全隔离。
输出地是浮地。
但是在调试过程中出现后端地中有一个...